

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 11-095256
 (43) Date of publication of 09.04.1999
 application :

| | |
|--------------|-------------|
| (51) Int.Cl. | G02F 1/136 |
| | G09F 9/30 |
| | H01L 29/786 |


| | | | |
|---------------------------|------------|------------------|-----------------|
| (21) Application number : | 09-259719 | (71) Applicant : | SHARP CORP |
| (22) Date of filing : | 25.09.1997 | (72) Inventor : | SHIBUYA TSUKASA |

(54) ACTIVE MATRIX SUBSTRATE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a low cost and high performance TFT (thin film transistor) by enabling elimination of a source wiring forming process.

SOLUTION: A metallic film is formed and a gate wiring 7, source wiring 9, a gate electrode, a source electrode, and a drain electrode are formed of a same material simultaneously. The gate wiring 7 is formed to be discontinuous with the source wiring 9 at their interconnecting part, but can be brought into a conductive state by being electrically connected with a bridge wiring via contact holes 8. Moreover, since a gate insulating film is formed between the gate wiring 7 and the source wiring 9, it is possible to keep an insulating state between them.



(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-95256

(43) 公開日 平成11年(1999)4月9日

(51) Int.Cl.⁶
 G 02 F 1/136
 G 09 F 9/30
 H 01 L 29/786

識別記号

500
338

F I
 G 02 F 1/136
 G 09 F 9/30
 H 01 L 29/78

500
338
612C

審査請求 未請求 請求項の数2 OL (全5頁)

(21) 出願番号 特願平9-259719
 (22) 出願日 平成9年(1997)9月25日


(71) 出願人 000005049
 シャープ株式会社
 大阪府大阪市阿倍野区長池町22番22号
 (72) 発明者 渋谷 司
 大阪府大阪市阿倍野区長池町22番22号 シ
 ャープ株式会社内
 (74) 代理人 弁理士 梅田 勝

(54) 【発明の名称】 アクティブマトリクス基板

(57) 【要約】

【課題】 ソース配線形成工程の削減を可能とし、低コストで高性能の TFT を提供する。

【解決手段】 金属膜を形成してゲート配線 7 およびソース配線 9、並びにゲート電極、ソース電極およびドレン電極と同じ材料で同時に形成する。ゲート配線 7 はソース配線 9 との交差部で不連続に形成しているが、コンタクトホール 8 を介して架橋配線 3 と電気的に接続することで導通状態とすることができます。また、ゲート配線 7 とソース配線 9 とは、その間にゲート絶縁膜を形成しているため絶縁状態を保つことができる。



【特許請求の範囲】

【請求項1】 絶縁性基板上に、薄膜トランジスタと、ゲート配線と、ソース配線と、前記薄膜トランジスタの下層に設けられた遮光膜とを有するアクティブマトリクス基板において、前記ゲート配線と前記ソース配線とが同一の材料で形成されるとともに、前記ゲート配線または前記ソース配線が前記ゲート配線と前記ソース配線との交差部で不連続に形成され、前記交差部に前記遮光膜と同一の材料で架橋配線が形成されていることを特徴とするアクティブマトリクス基板。

【請求項2】 絶縁性基板上に、薄膜トランジスタと、ゲート配線と、ソース配線とを有するアクティブマトリクス基板において、前記ゲート配線と前記ソース配線とが同一の材料で形成されるとともに、前記ゲート配線または前記ソース配線が前記ゲート配線と前記ソース配線との交差部で不連続に形成され、前記交差部に前記薄膜トランジスタを構成する半導体膜と同一の材料で架橋配線が形成されていることを特徴とするアクティブマトリクス基板。

【発明の詳細な説明】

【〇〇〇1】

【発明の属する技術分野】 本発明は、アクティブマトリクス型液晶表示装置等に利用されるアクティブマトリクス基板に関し、特に絶縁性基板上に薄膜トランジスタ（TFT）を形成したアクティブマトリクス基板に関するものである。

【〇〇〇2】

【従来の技術】 ガラス等の絶縁性基板上にTFTを有する半導体装置としては、これらのTFTを画素スイッチング素子に用いるアクティブマトリクス型液晶表示装置またはイメージセンサー等が知られている。

【〇〇〇3】 これらの装置に用いられるTFTには、薄膜状のシリコン半導体層として非晶質シリコン半導体（a-Si）または結晶性を有するシリコン半導体（p-Si）を用いるのが一般的である。

【〇〇〇4】 a-Siを用いた逆スタガ型TFTはプロセス温度が低く、製造工程も比較的簡単で量産性に富むため、最も一般的に用いられている。しかし、導電性等の物性がp-Siに比べて劣っている。したがって、より高速特性を得るために、p-SiからなるTFTの製造方法の確立が強く求められている。

【〇〇〇5】 p-SiからなるTFTでは、より高速特性を得るため、配線にAlまたはAl合金を用いることで配線抵抗を低くすることが望まれる。しかしながら、p-Si薄膜を形成する工程または不純物を活性化する工程で400～600°C程度の熱処理が必要となるために、a-SiからなるTFTのようにゲート電極が最下層にくる逆スタガ構造とすると配線材料にAlを用いることが困難となる。このため、p-SiからなるTFT

においては、トップゲート構造をすることが一般的である。しかし、トップゲート構造のTFTは、工程が増加して複雑になることから工程の削減が望まれる。

【〇〇〇6】 一方、このようなTFTを用いたアクティブマトリクス型液晶表示装置は、プロジェクター等に応用した場合、強い光がTFTに入射することによって半導体層のオフ電流の増加またはしきい値電圧の変動等、特性の変化または信頼性の低下といった新たな問題を発生させる。このため、TFTへの光の入射を防ぐための遮光膜をTFTのチャネルの下層に形成する方法がよく用いられている。

【〇〇〇7】

【発明が解決しようとする課題】 前述のようなTFTを用いたアクティブマトリクス型液晶表示装置を製造しようとすれば、遮光膜とゲート配線とソース配線とは別々の工程で形成することとなり、それぞれの材料のデポ工程、フォト工程およびエッティング工程を要するため工程が多くなる。

【〇〇〇8】 本発明は、以上のような従来の問題点に鑑みされたものであって、ソース配線形成工程の削減を可能とし、低コストで高性能のTFTを提供することを目的としている。

【〇〇〇9】

【課題を解決するための手段】 前述した目的を達成するために、本発明の請求項1記載のアクティブマトリクス基板は、絶縁性基板上に、薄膜トランジスタと、ゲート配線と、ソース配線と、前記薄膜トランジスタの下層に設けられた遮光膜とを有するアクティブマトリクス基板において、前記ゲート配線と前記ソース配線とが同一の材料で形成されるとともに、前記ゲート配線または前記ソース配線が前記ゲート配線と前記ソース配線との交差部で不連続に形成され、前記交差部に前記遮光膜と同一の材料で架橋配線が形成されていることを特徴としている。

【〇〇一〇】 請求項2記載のアクティブマトリクス基板は、絶縁性基板上に、薄膜トランジスタと、ゲート配線と、ソース配線とを有するアクティブマトリクス基板において、前記ゲート配線と前記ソース配線とが同一の材料で形成されるとともに、前記ゲート配線または前記ソース配線が前記ゲート配線と前記ソース配線との交差部で不連続に形成され、前記交差部に前記薄膜トランジスタを構成する半導体膜と同一の材料で架橋配線が形成されていることを特徴としている。

【〇〇一一】 本発明のアクティブマトリクス基板によれば、ゲート配線とソース配線とが同一の材料で形成されるとともに、ゲート配線またはソース配線がゲート配線とソース配線との交差部で不連続に形成され、前記交差部に遮光膜と同一の材料で架橋配線が形成されていることにより、ゲート配線とソース配線とを同じ工程で同時に形成することができるとともに、遮光膜と架橋配線と

同じ工程で同時に形成することができる。

【〇〇12】また、ゲート配線とソース配線とが同一の材料で形成されるとともに、ゲート配線またはソース配線がゲート配線とソース配線との交差部で不連続に形成され、前記交差部に薄膜トランジスタを構成する半導体膜と同一の材料で架橋配線が形成されていることにより、ゲート配線とソース配線と同じ工程で同時に形成することができるとともに、半導体膜と架橋配線と同じ工程で同時に形成することができる。

【〇〇13】

【発明の実施の形態】図1乃至図6を用いて、本発明の実施の形態について説明する。

【〇〇14】(実施の形態1) 図1はTFTの断面を示す工程図、図2は図1に係わるゲート配線とソース配線との交差部の断面を示す工程図、図3は図1に係わるゲート配線とソース配線との交差部を示す平面図である。

【〇〇15】図1(a)および図2(a)に示すように、例えば外形サイズが300mm×300mm程度のガラスからなる絶縁性基板1の表面を洗浄した後、例えばTa等の金属薄膜をスパッタリング法を用いて厚さ100nm程度に堆積させ、フォトリソグラフィー、エッチングの工程を行って、金属薄膜を所定の遮光膜2の形状に加工する。遮光膜2は、図1(a)に示すように本来の目的であるTFTの下層部となる部分のみに形成するのではなく、図2(a)に示すようにゲート配線とソース配線との交差部となる部分にも形成して架橋配線3とする。

【〇〇16】次に、絶縁性薄膜4として酸化シリコン膜(SiO₂)または窒化シリコン膜(SiN)を化学的気相成長法(CVD法)またはスパッタリング法を用いて厚さ100~500nm程度に堆積させる。そして、絶縁性薄膜4上に半導体膜としてa-Si5をCVD法を用いて厚さ50~100nm程度に堆積させ、フォトリソグラフィー、エッチングの工程を行ってa-Si5を所定の形状に形成し、周知の技術を用いてa-Si5を結晶化する。

【〇〇17】次に、図1(b)および図2(b)に示すように、ゲート絶縁膜6を堆積させ、フォトリソグラフィー、エッチングの工程を行って所定の形状に形成する。このとき、図2(b)に示すように、ゲート絶縁膜6にゲート配線7と架橋配線3とを接続するためのコンタクトホール8を形成する。そして、周知の技術を用いてa-Si5に不純物イオンの注入を行い、レーザー光等によって活性化させる。

【〇〇18】さらに、図2(b)に示すように、ゲート配線7と架橋配線3とを接続するためのコンタクトホール8を絶縁膜薄膜4に形成する。そして、金属膜を形成してゲート配線7およびソース配線9、並びに図1(b)に示すゲート電極10、ソース電極11およびドレイン電極12と同じ材料で同時に形成する。

【〇〇19】図2(b)および図3に示すように、ゲート配線7はソース配線9との交差部で不連続に形成しているが、コンタクトホール8を介して架橋配線3と電気的に接続することで導通状態とすることができます。また、ゲート配線7とソース配線9とは、その間にゲート絶縁膜6を形成しているため絶縁状態を保つことができる。本実施の形態においてはゲート配線7を不連続としたが、ソース配線9を不連続としてもかまわない。

【〇〇20】その後、図1(c)および図2(c)に示すように、周知の技術を用いて層間絶縁膜13を形成し、図1(c)に示すようにコンタクトホール14および画素電極15を形成する。

【〇〇21】(実施の形態2) 図4は他のTFTの断面を示す工程図、図5は図4に係わるゲート配線とソース配線との交差部の断面を示す工程図、図6は図4に係わるゲート配線とソース配線との交差部を示す平面図である。

【〇〇22】図4(a)および図5(a)に示すように、例えば外形サイズが300mm×300mm程度のガラスからなる絶縁性基板1の表面を洗浄した後、絶縁性薄膜4としてSiO₂またはSiNをCVD法またはスパッタリング法を用いて厚さ100~500nm程度に堆積させる。

【〇〇23】そして、絶縁性薄膜4上に半導体膜としてa-Si5をCVD法を用いて厚さ50~100nm程度に堆積させ、フォトリソグラフィー、エッチングの工程を行ってa-Si5を所定の形状に形成し、周知の技術を用いてa-Si5を結晶化する。a-Si5は、図4(a)に示すように本来の目的であるTFT領域のみに形成するのではなく、図5(a)に示すようにゲート配線とソース配線との交差部となる部分にも形成して架橋配線3とする。

【〇〇24】次に、図4(b)および図5(b)に示すように、ゲート絶縁膜6を堆積させ、フォトリソグラフィー、エッチングの工程を行って所定の形状に形成する。このとき、ゲート絶縁膜6にゲート配線7と架橋配線3とを接続するためのコンタクトホール8を形成する。

【〇〇25】そして、周知の技術を用いてa-Si5に不純物イオンの注入を行い、レーザー光等によって活性化させる。このとき、架橋配線3を構成するa-Si5にも不純物イオンの注入を行い、レーザー光等によって活性化させる。

【〇〇26】さらに、金属膜を形成してゲート配線7およびソース配線9、並びにゲート電極10、ソース電極11およびドレイン電極12と同じ材料で同時に形成する。

【〇〇27】図5(b)および図6に示すように、ゲート配線7はソース配線9との交差部で不連続に形成しているが、コンタクトホール8を介して架橋配線3と電気

的に接続することで導通状態とすることができます。また、ゲート配線7とソース配線9とは、その間にゲート絶縁膜6を形成しているため絶縁状態を保つことができます。本実施の形態においてはゲート配線7を不連続としたが、ソース配線9を不連続としてもかまわない。

【0028】その後、図4(c)および図5(c)に示すように、周知の技術を用いて層間絶縁膜13を形成し、図4(c)に示すようにコンタクトホール14および画素電極15を形成する。

【0029】

【発明の効果】以上の説明のように、本発明のアクティブラチックス基板によれば、ゲート配線とソース配線とが同一の材料で形成されるとともに、ゲート配線またはソース配線がゲート配線とソース配線との交差部で不連続に形成され、前記交差部に遮光膜と同一の材料で架橋配線が形成されていることにより、ゲート配線とソース配線と同じ工程で同時に形成することができるとともに、遮光膜と架橋配線とを同じ工程で同時に形成することができるため、製造工程を簡略化して低コストでアクティブラチックス基板を得ることができる。

【0030】また、ゲート配線とソース配線とが同一の材料で形成されるとともに、ゲート配線またはソース配線がゲート配線とソース配線との交差部で不連続に形成され、前記交差部に薄膜トランジスタを構成する半導体膜と同一の材料で架橋配線が形成されていることにより、ゲート配線とソース配線とを同じ工程で同時に形成することができるとともに、半導体膜と架橋配線とを同じ工程で同時に形成することができるので、製造工程を簡略化して低コストでアクティブラチックス基板を得ることができる。

【図面の簡単な説明】

【図1】(a)～(c)はTFTの断面を示す工程図である。

【図2】(a)～(c)は図1に係わるゲート配線とソース配線との交差部の断面を示す工程図である。

【図3】図1に係わるゲート配線とソース配線との交差部を示す平面図である。

【図4】(a)～(c)は他のTFTの断面を示す工程図である。


【図5】(a)～(c)は図4に係わるゲート配線とソース配線との交差部の断面を示す工程図である。

【図6】図4に係わるゲート配線とソース配線との交差部を示す平面図である。


【符号の説明】

- 1 絶縁性基板
- 2 遮光膜
- 3 架橋配線
- 4 絶縁性薄膜
- 5 $\alpha-Si$
- 6 ゲート絶縁膜
- 7 ゲート配線
- 8 コンタクトホール
- 9 ソース配線
- 10 ゲート電極
- 11 ソース電極
- 12 ドレイン電極
- 13 層間絶縁膜
- 14 コンタクトホール
- 15 画素電極


【図1】




【図2】




【図3】



【図6】



[図 4]



[図 5]

